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In 1960 the first satellite with the specific purpose of observing (TIROS-1) the Earth was 
launched be the United States of America. Since that day, hundreds of experiments have 
been done to observe and study scientifically phenomenon, resulting on high-payload 
investigations. 
Over the years, the technology used to perform such investigations has evolved in size 
and concept. Nowadays satellites used for scientific purposes are designed in smaller 
shapes (nanosatellites, picosatellites, Cubesats...), and to perform less tests, but in much 
more specific fields of investigations. This has reduced errors in communications, 
electromagnetic compatibility issues, and costs due to the reduction of volume and weight. 
As mentioned in the paper a survey and assessment of the capabilities of Cubesats for 
Earth observation,[1], Cubesats can be found in recent studies and scientific literature, 
mentioned as an incoming platform for scientific missions on space with high payload. 
For this reason, becoming involved as an active member of the UPC CUBESAT 
PROJECT is a significant reason to find myself motivated on the development of such 
technologies. 
The capability of Cubesats for validating scientific experiments has been proved. Under 
this assumption this particular CubeSat Project have been designed to determine 'in situ' 
how working outside the Earth affects two different technologies embedded in a Dual 
Payload Low Power System: Wireless Power Transfer (WPT) and Graphene FET (GFET). 
The scope of this project is to study the behavior of on-earth well known and tested 
technologies, on space. The present text exposes the design and implementation of such 
technologies, and the tests to be performed when the CubeSat will in the space. 
 
1.2. Wireless Power Transfer 
ELISENDA 
 
1.3. Graphene FET 
Graphene is the 2D atomic layer of carbon atoms used to describe other carbon-
based structures as fullerene, carbon nanotubes and graphite as shown in Figure 
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1 Natural large-area graphene has been presumed not to exist in free state until 
the Manchester University group job was published. 
 
Figure 1. Carbon allotropes derived from graphene. Fullerene (green), carbon nanotubes 
(purple) and graphite (blue) [2] 
The information in this section has been extracted from [3] 
 
1.3.1. Electrical properties 
The crucial property that makes graphene interesting for high speed electronics is the 
high mobility which record value of 3 x 106cm2V -1s-1 was measured in suspended 
samples at low temperatura and low carrier densities [4] [5]. A mobility of 2,5 x 105 cm2V -
1s-1 has been achieved using a h - BN substrate, while in devices based on SiO2 
substrate the mobility falls down in the range 1000 - 40000 cm2V -1s-1 as well 
benchmarked in [6]. As comparison Silicon MOSFETs show a cannel mobility on the 
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order of few 100 cm2V -1s-1, while III-V semiconductor transistors present values up to 
10000 cm2V -1s-1. 
 
Despite graphene is just one-atom thick it could provide a minimal carrier sheet density in 
excess of 1012 cm-2 that is enough for FET operations [7]. Furthermore, carrier saturation 
velocity shows its dependence from the carrier density as a function 1/n0,5  [8] and 
presents peak values of the order of 107cm/sec [9] [10][11]. The maximum carrier speed 
achievable in 2Dgraphene is theoretically the Fermi velocity vF = 106 m/s which has 
interesting relativistic consequence as explained in [6]. Another important electric 
property involves the carrier mean free path that is strictly related to scattering 
phenomena. In the Manchester group job a mean free path of 0,4 µm was measured [12], 
while a larger value than 1µm was reported in [13]. The mean free path is an important 
property that rigorously depends on the graphene quality and plays an essential role on 
the transport phenomena. 
 
The information in this section has been extracted from [3] 
 
1.3.2. Graphene transistors 
 
The reference technology is the top-gated GFET transistor presented by I. Meric in [14], 
where a graphene channel is grown on a h - BN substrate by using a high-pressure high-
temperature method as depicted in Figure 2. Three GFETs with different channel length 
(3 µm, 1 µm and 440 nm) were realized. DC curves illustrated in Figure 3.  show how 
current saturation occurs in each samples. The most important parameters related to the 




Figure 2. Cross-sectional schematic of the device proposed in [9] [14]. 
 




Table 1. Meric technology parameters [14]. 
 
The Current saturation occurs when the gate-bulk voltage defines the carrier type 
depending by the polarity. Let assume a fixed positive Vgb which makes the channel p-
doped if Vds = 0. To draw an I-Vds curve, we increase continuously the drain voltage 
detecting a linear current response. In a nutshell: the higher Vds is, the intense is the 
current as shown the first part I of Figure 4. When the drain voltage achieves the gate 
voltage value, the graphene sheet at the drain point reach the CNP, for that we have the 
lowest conductivity due to the minimal carriers’ density. Therefore the current does not 
increase as well is done by Vds, but shows a sort of saturation effect marked as II in 
Figure 4. 
Further increases of drain voltage will move the CNP toward the source, while the 
channel part near the drain becomes n-doped due to the negative gate channel voltage. 
Once the electrons charge is greater than the hole charge, the current intensity starts to 
increase again linearly with Vds as depicted in part III of Figure 4¡Error! No se encuentra 
el origen de la referencia.. Hence current saturation effect is a direct consequence of 
the smoothly change from p-doped channel to n-doped channel. The CNP point in the 
ambipolar regime is the place where recombination occur between holes coming from the 
source and electron flowing from the drain. Due to the gapless nature of graphene, no 





Figure 4. Measured DC I-V curve in [62]. 
 
The information in this section has been extracted from [3] 
 
1.4. Marc of the project 
The WPT is the research topic of PhD candidate Elisenda Bou, while GFET technology is 
the research topic of PhD candidate Mario Iannazzo. Both experiments have been 
implemented in 3Cat-1 mission that is the research topic of PhD candidate Roger Jove. 
The main objective of the WPT-GFET subsystem is to take in-situ measurements of the 
space environment effects on these two different technologies. 
On one side, it is desired to study the space plasma effects [17] on the WPT. This 
technology is based on the generation, emission and reception of a magnetic field using 
two coils, and transferring energy between them. 
Both coils are designed and printed on a double sided PCB creating a small capacitor 
between its faces and therefore a capacitor in the coil Figure 5. To maximize the energy 
transfer between coils, they must be working at their resonant point. At the resonant point, 
the reactive inductance of the coil and the reactive capacitance of their parasitic capacitor 
are 100% compensated. This phenomena creates a resonant magnetic field increasing 
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the efficiency of the energy transfer considerably. In 3Cat-1 this experiment is performed 
out of the satellite using deployable coils, in order to study the impact of plasma. 
 
Figure 5. Detailed picture of the coils under test 
On the other side, it is desired to study the effects of space environment over GFET 
technology. GFET technology is quite recent, about 5 years since its first implementation; 
however, it is expected that in a long time GFET technology will replace the current Si-
based one. To achieve this, GFET technology has to be first widely tested. The GFET 
transistor on-board 3Cat-1 is shown in Figure 6. Its experiment generates the 
characteristic DC curves of the transistor. The behavior and the evolution of these curves 
during the mission, and the accumulated radiation dose will indicate how this technology 
is deteriorated over time. The curves are generated applying an a priori known voltage 
between drain and source, and at the same time between gate and source, to evaluate 
the current passing through drain terminal. Varying both voltage a current map is 
obtained and therefore, the behavior of the transistor is obtained. 
 
Figure 6. Graphene Transistor encapsulated 




Provide the platform, including a Microcontroller RISC computer core and the necessary 
interfaces for the sensors and coms. : 
 PCB design integrating the Microcontroller RISC, the both experiments, and the 
necessary electronics components and ports for different bus interfaces the core is 
capable to communicate. 
 Software design to acquire and process all the signals to get them ready for the 
communication process. 
 Testing and validation of the system. 
 
1.6. Thesis Structure: 
The thesis is organized following the development process of the system. The first thing 
to talk is about the selection of the core of the system, the processor, and the setup of the 
system to start integrating electronic components and coms. Al desarrollar una 
plataforma flexibe de ensayo, el mayor problema reside en saber cual será el rango de 
medidas y donde ir a realizar las medidas, por este motivo el proceso de decisión fue 
una de las partes más criticas del proyecto, dado que en el caso que estas decisiones 
tomas impideran finalmente realizar unas buenas medidas podría hacer que el proyecto 
fracasara. Una vez se tubo los rangos de medidas que se deseban realizar, se paso al 
desarrollo del la PCB juntamente con las aplicaciones de de control. 
 
2. Dual-Payload Embedded System Design 
This chapter describes the picosatellites and the Dual-Payload Subsystem. 
2.1. Introduction to the CubeSat 
2.1.1. The CubeSat Standard 
In the late 90's, picosatellites needed a standard for two reasons: make accessible to 
space groups or universities that had no experience on it, and reduce the cost and 
development time to bring a mission into space. Both would eventually contribute to make 
space missions more reliable and frequent, and make a huge step forward in this field by 
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opening the door to the universities around the globe to make scientific experiments at 
relative lower cost. 
The CubeSat standard [19] was made as simple as possible, because the aim was to 
focus on the mission itself, not on the implementation of the standard. Moreover, having a 
simple standard allows developers to make its own differentiation, having imposed only 
structural -regarding measures and mass distribution-, electrical and operational 
estrictions - mainly derived from the fitting of many CubeSats into a launch vehicle. 
Although the first standard (which one associates with the CubeSat idea) is a 10x10x10 
cm3 cube, there some variants have appeared as needed. The standard mentioned is 
often called a '1U' -one unit- CubeSat. However, this standard allows its scalability 
typically in 1U increments, so CubeSats such as `2U' (approximately 20 x 10 x 10 cm3) 
and `3U' (approximately) 30 x 10 x 10 cm3), among others, are also possible. 
So far, all CubeSats have been always launched into Low Earth Orbit (LEO). The power 
available in a CubeSat is too low to launch at higher orbits in which powerful transceivers 
are needed to establish communication with the Earth ground stations, and thrusters are 
needed to maintain the orbit and comply with the space debris mitigation requirements 
[20]. 
 
The information in this section has been extracted from [18]. 
2.1.2. The CubeSat 3Cat-1 
Initially conceived as a simple (and modest) optical Earth observation satellite, 3Cat-1 
has become an appropriate platform to perform small scientific experiments, demonstrate 
the technologies that it incorporates, and to acquire the know-how to develop CubeSats 
in preparation of more complex missions in the future. 
This satellite has been designed as a mixture of space or military qualified, COTS, and 
UPC-designed subsystems, in order to achieve a compromise between the risk of failure 
and the cost, testing them as much as possible in the lab. The details of the satellite are 
expected to be demonstrated is presented: 
 Digital CMOS camera, to obtain images of the Earth. 
 Electric Power Supply, fully designed by UPC. 
 Energy harvesting experiment using thermal gradients. Peltier cell is used 
experimentally to feed a beacon signal from the energy harvested from the thermal 
gradient between the inner part of the satellite and the outside. 
 CellSat Si solar panels, designed and manufactured in the clean room Electronics 
Department, Campus Nord of UPC - BarcelonaTech. 
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 MEMS-based mono-atomic oxygen detector, designed and manufactured in the 
clean room Electronics Department of UPC – BarcelonaTech. 
 Graphene transistor to be tested in space, co-designed by KTH (Sweden) and 
UPC. 
 Attitude control subsystem, based on a permanent magnet, a magneto-torquer, 
and µ-metals to damp the oscillations. 
 Geiger counter, to measure the radiation dose received during the mission. 
 COTS demonstrators: on-board computer, MEMS inertial module unit, and a radio 
transmitter never tested in space before. 
 
2.2. Systems Description 
The Figure 7 shows the block diagram of the payload, this payload consist in this blocks:  
 
 
Figure 7. Block diagram of the payload 
  
 PIC (Peripheral Interface Controller); programmable control unit through the 
communications element is performed with the motherboard satellite for transmission 
configuration and sending the results of the experiments. Alongside this task, is used to 
control the various internal elements of payload, and to communicate with those elements. 
 DC / DC block; element to supply the necessary tension to the various elements 
of the payload. 
 DAC; digital to analog converter, this element suplly the work's voltage to the 
Graphene transistor and the oscillation frequency for the coils. 
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 ADC; analog to digital converter, this element will convert the signals resulting 
from the experiments to binary values that the PIC get it. 
 Current monitoring; block that takes care of converting the value of current flowing 
through transistor graphene to a voltage value proportional that capture the ADC. 
 MUX; for graphene transistors redundancy experiment, has implemented a 
system to interconnect different transistors and using the PIC to select which one you 
want to test. 
 VCO (voltage controlled oscillator) through an analog control signal, varies the 
frequency of the output waveform by which the transmitter coil is excited. 
 Power measurement; power meter, to assess the best transfer zone, a power 
meter, which provides a higher output voltage when receiving a higher power input is 
used. 
 Temperature monitoring, with this bloc allow knowing the temperature on the 
Payloads. 
 
3. Functional Sub-System Description: 
This chapter describes the details of the blocks that make up the payload. 
3.1. Control 
Dado que la plataforma de ensayo debe permitir realizar de forma configurable los 
ensayos y devoler los resultados de los ensayos, se ha optado por implementar como 
controlador de la payload un PIC, el cual ofrece la flexibilidad de recibir la configuración 
atraves de uno de los puertos de que dispone y devolver los resultados por dicho puerto. 
Una vez evaluado los PIC que hay en el mercado, se ha optado por el modelo 16F690, 
las caractrisitcas principales de dicho elemento se muestran en la Table 2.  
 
Program Memory Type Flash 
Program Memory (KB) 7 
CPU Speed (MIPS) 5 
RAM Bytes 256 
Data EEPROM (bytes) 256 
Digital Communication Peripherals 
1-UART, 1-A/E/USART, 1-SPI, 1-I2C1-
SSP(SPI/I2C) 
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Capture/Compare/PWM Peripherals 1 ECCP 
Timers 2 x 8-bit, 1 x 16-bit 
ADC 12 ch, 10-bit 
DAC 1 ch, 5-bit 
Comparators 2 
Temperature Range (C) -40 to 125 
Operating Voltage Range (V) 2 to 5.5 
Pin Count 20 
Cap Touch Channels 12 
Table 2. PIC characteristics 
Una vez el elemto de control queda definido, es posible empezar el diseño de los 
elementos que conformaran la Payload, quedando definido el bus interno de trabajo para 
los elementos como un bus SPI, así como los rangos de tensión de los elementos que 
conformaran dichos elementos, o elemenots que permitan la compatibilidad de familias 
tecnologicas, ya que las tensiones del bus vienen definidas por la tensión de 
alimentación de este integrado.  
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Figure 8. PIC schematic 
3.2. Generation 
Ambos experimentos, G-FET y WPT, requiren de una tensión variable controlada para 
poder generar las consignas de los ensayos, dado que el PIC selecionado dispone de un 
solo canal de DAC con 5 bits, es insuficiente para implementar dichas consignas, por 
este motivo se ha selecionado un DAC externo, el modelo del cual es, DAC7615, el cual 
dispone de las siguientes caracteristicas: 
 
LOW POWER 20mW 
OPERATION UNIPOLAR OR BIPOLAR 
SETTLING TIME 10ms to 0.012% 
12-BIT LINEARITY AND MONOTONICITY –40°C to +85°C 
DATA INPUTS DOUBLE-BUFFERED 
PACKAGE SMALL 20-LEAD SSOP 
Reference Mode Ext     
Interface Serial SPI     
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Resolution (Bits) 12   
Output Channels 4 
Table 3. DAC specifications 
Mediante este elemento se podran empler 3 de los 4 canales de salida para realizar los 
ensayos. 
La configuración electriaca de dicho elemento para las tensiones de referencia son -2,5 y 
2,5 V.  
Así podemos decir que el LSB es de: 
ܮܵܤ = 	 ௠ܸ௔௫ − ܸ	௠௜௡2௡º	௕௜௧௦ = 	2,5 − (−2,5)2ଵଶ = 1,22	ܸ݉ 
 
En la Figure 9. DAC Schematic se muestra el esquematico del DAC, el qual proporciona 
las tensiones de ataque del G-FET así como la tensión del oscilador analogico de ataque 
del WPT. 
 
Figure 9. DAC Schematic 
 
3.3. Acquisition 
Ambos experimentos, G-FET y WPT, requiren de una conversion de la tensión analogica, 
resultado del experimento, a un valor digital, el qual podamos manipular y guardar. Por 
este motivo se empla un ADC, el qual permitira crear un registro de los datos que se 
vayan obteniendo de los experientos. 
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Dado que las muestras que se obtedran de los ADCs son los resultados de los 
experimentos, se ha optado por una tipologia de los ADC sigma-delta, dado que aunque 
disponene de un tiempo de conversión mayor que otras estructuras de ADCs, presenta 
una mejor precisión a la hora de realizar las conversiones, por este motivo se emplea 
este tipo de arquitectura. 
 
Una vez aclarada la tipologia de conversor ADC a emplear, se opto por el siguiente 
modelo, el ADS1246, este dispositivo dispone de las siguintes caracteristicas: 
Resolution (Bits) 24     
Sample Rate (max) (SPS) 2kSPS     
Input Channels 1     
Input Range (Min) (V) 
-2.125 
0     
Input Range (Max) (V) 
2.125 
4.25     
Interface Serial SPI     
Analog Voltage AV/DD (Min) (V) 2.7     
Analog Voltage AV/DD (Max) (V) 5.25     
Architecture Delta-Sigma     
Integrated Features 
50/60 Hz Rejection 
Oscillator 
PGA 
Temp Sensor     
Operating Temperature Range (C) -40 to 105     
Pin/Package 16TSSOP     
Input Type 
Differential 
Single-Ended     
INL (Max) (+/-LSB) 251.7     
Reference Mode Ext     
Table 4. ADC Specifications 
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Dado que mediante le bus SPI se enviaran los datos en paquetes de 8 bits estudiaremos 
el LSB tieneno en cuenta los paquetes recibidos: 
ܮܵܤ଼ = 	 ௠ܸ௔௫ − ܸ	௠௜௡2௡º	௕௜௧௦ = 	2,5 − (0)2଼ = 9,77	ܸ݉ 
ܮܵܤଵ଺ = 	 ௠ܸ௔௫ − ܸ	௠௜௡2௡º	௕௜௧௦ = 	2,5 − (0)2ଵ଺ = 38,15	μܸ 
ܮܵܤଶସ = 	 ௠ܸ௔௫ − ܸ	௠௜௡2௡º	௕௜௧௦ = 	2,5 − (0)2ଶସ = 0,15	μܸ 
En las Figure 10. WPT ADC Schematic and Figure 11. G-FET ADC Schematic se 
muestra el esquematico de los ADCs, se ha optado por emplear el mismo modelo de 
ADC para ambos experimentos, dado que cada uno de ellos cumple con las 
espeficaciones de cada uno de los ensayos, de la misma forma, el codigo de 
programación se podrá reutilizar para ambos y los parametros de configuración que se 
definiran para cada experimento. 
 
Figure 10. WPT ADC Schematic  
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Figure 11. G-FET ADC Schematic 
3.4. Payload 
 En este apartado pasaremos a detallar el diesño de las dos Payload, dando los 
motivos por los cuales se ha implementado esta solucion. 
3.4.1. G-FET 
Un trazador de curbas, en sencia, consiste en la capacidad de disponer de dos tesniones 
con capacidad de cambiar sus valores de forma independiente, de esta forma, permite 
realizar un mapeado completo del elemento ha estudiar y la capacidad de evaluar la 
corriente circulante del elemento ha medir. 
Para disponer de dichas tensiones se ha optado por un DAC, el cual sera analizado en 
detalle en el apartado pertiniente, 3.2 Generation, mediante este dispositivo se podran 
obtener las dos tensiones independientes. Una de ellas atacara el terminal drenador del 
G-FET y la otra tension será conectado al terminal Puerta del G-FET.  Mediante esta 
interconexion, ya se dispone de la capacidad de generar el mapeo del transistor. 
Para relizar la medida de corriente que esta circulando entre Drenador y Surtidor del G-
FET, ya que la corriente circulante a través del terminal Gate es practicament nula, se ha 
optado por poner una resistencia en serie de un valor de impedancia muy bajo, del orden 
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de una decena de Ohms y en paralelo a este elemento un amplificador de 
instrumentación el cual mida la caida de tensión entre los terminales de la resistencia, 
dado que al tener una resistencia que no varia en el tiempo podemos conocer la 
corriente circulante que circula a traves del transistor que en este caso es la misma que 
circula a través de la resistencia. 
En la Figure 12. System for measuring the current G-FET, se muestra el schematico del 
sistema de medida de la corriente, el cual incorpora el amplificador operacional y la 
resistencia de la medida de la corriente. 
 
Figure 12. System for measuring the current G-FET 
Las caraacteristicas del amplificador AD8250 de instrumentracion son las siguientes: 
 Small package: 10-lead MSOP  
 Programmable gains: 1, 2, 5, 10  
 Digital or pin-programmable gain setting  
 Wide supply: ±5 V to ±15 V  
 Excellent dc performance  
o High CMRR 98 dB (minimum), G = 10  
o Low gain drift: 10 ppm/°C (maximum)  
o Low offset drift: 1.7 μV/°C (maximum), G = 10  
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Dado que el amplificador seleccionado dispone de la capacidad de seleccionar la 
ganancia de forma digital, se ha optado por emplear dos canales del PIC a forma de 
señales digital para el control de dicha ganancia. 
Dada la fragilidad del transistor de grafeno, no por el propio grafeno, sinó por la 
implementación del transistor. Se ha optado por realizar una redundancia de los 
elementos a medir, por este motivo se han situado un seguido de multiplexores entre el 
elemento a medir y el sistema de medida. 
En la Figure 13. Multiplexors' system and G-FET se pude ver como se han implementado 
tres multiplexores en forma de arbol, dando el control de cuatro G-FETs, se ha impletado 
esta tipologia  dada las necesidades que debían cumplir los multiplexores, ya que devian 
tener las siguientes caracterirsticas: 
 Dispone de resistencia internas muy bajas 
 Trabajar en los rangos de tensión apropiados 
 Disponer de sistemas de proteccion contra descardas electrostaticas 
 
Figure 13. Multiplexors' system and G-FET 
Finalmente se opto por el modelo FSA2268UMX, el cual disponde de las siguientes 
caracteristicas: 
 0,4 Ω Typical On Resistance (RON) 
 -3 dB Bandwidth : > 50 MHz 
 Packaged in Pb-free 10-Lead µMLP (1,4 x 1,8 mm) 
 Broad VCC Operating Rang: 1,65 to 4,3 V 
 HBM JEDEC: JESD22-A114 
 I/O to GND: 13,5 KV 
 Power to GND: 16, 0 KV 
  28
Dados que el modelo que se ha encotnrado solo dispone de dos canales por integrado, 
se ha optado por una estructura en arbol, de esta forma es posible direccioanr cautro 
transistores. Para implementar el control del multriplexor, se han empelado las salidas 
digitales del PIC, el cual nos permite selecionar que transistor G-FET queremos hacer el 
el estudio. 
 
 Finalmente para adquiri la medida de corriente, conectamos la salida del 
amplificador  operacional a la entrad de un conversor ADC, el qual será explicado más 
exaustivamente en le apartado 3.3 Acquisition. 
3.4.2. WPT 
 En el diseño de la Payload WPT, se ha optado por la implementacion de un 
oscilador analogico a modo de generador de potencia y para la recepción de potencia se 
ha implemntado un RF power detecor. Mediante estos dos elementos podemos 
caracterizar el sistema de emisión y recepción de las bobinas, así como la tasa de 
transferencia de potencia. 
 Para la implementación del sistea WPT, se ha optado por el empleo de un 
oscilador analogico, más concretamente el modelo CVCO55CL-0200-0400, cuyas 
caracteristicas son las siguientes, mostradas en la Table 11: 
PERFORMANCE SPECIFICATION  MIN TYP MAX UNITS 
Lower Frequency: 200 MHz 
Upper Frequency: 400 MHz 
Tuning Voltage: 0 5 VDC 
Supply Voltage: 4,75 50 5,25 VDC 
Output Power: 0 3 6 dBm 
Supply Current: 15 mA 
Harmonic Suppression (2nd Harmonic): -10 dBc 
Pushing: 4 MHz/V 
Pulling, all Phases: 5 MHz pk-pk 
Tuning Sensitivity: 50 MHz/V 
Phase Noise @ 10kHz offset: -105 dBc/Hz 
Phase Noise @ 100kHz offset: -128 dBc/Hz 
Load Impedance: 50 Ω 
Input Capacitance: 330 pF 
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Operating Temperature Range: -40 85 °C 
Storage Temperature Range: -45 90 °C 
Table 5. Analog Oscilator caracteristics 
 
Mediante el elemento anteriormente especificado, se empleara a modo de generador 
para la genereción de potencia de la bobina emisora, para el control de dicho elemento 
se requiere de una tensión analogica, la cual será sumnistrada mediante un DAC, el cual 
será detallado en el apartdo 3.2 Generation. 
 
 Para realizar la detección de la potencia irradiada por la bobina emisora, se ha 
optado por un RF power detector, más concretamente por el modelo LTC5507ES6, 
cuyas caracteristicas son las siguiente, tal y como se muestra en la Table 11: 
 
Temperature Compensated Internal Schottky Diode RF Detector 
Wide Input Power Range: –34dBm to 14dBm 
Ultra Wide Input Frequency Range: 100kHz to 1000MHz 
Wide VCC Range 2.7V to 6V 
Low Operating Current:  550 µA 
Low Shutdown Current:  <2 µA 
Low Profile (1mm) ThinSOTTM Package 
 Table 6. RF Power detector caracteristics 
 




Figure 14. VCO Schematic 
 Para obtener la potencia que recibe la bobina receptora, el dispositivo antes 
mencianado, nos entrega una tensión analogica, la cual sera digitalizada como dato 
mediante un ADC, el cual será explicado en más detalle en el apartado 3.3 Acquisition. 
La tensión que suministra el dispositivo sigue la gráfica mostrada en la Figure 15. Typical 
detector Output Characteristics.  
 
Figure 15. Typical detector Output Characteristics 
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Mediante la Figure 15. Typical detector Output Characteristics, obtenemos un seguido 
de valores para poder obtener una equación que describa el comportamiento de 
dicho elemento y poder cuantificar numericamente la potencia recibida, en la 
Table 7. Output values of RF power detector, de esta forma en la Figure 16. Output 
values of RF power detector, se muestra la gráfica así como la equación para 
cuantificar el valor de forma objetiva. 
RF input Power [dBm] RF input Power [mW] Vout [mV] 
-34 0,000398107 250 
-26 0,002511886 275 
-18 0,015848932 350 
-10 0,1 600 
-2 0,630957344 800 
6 3,981071706 1250 
14 25,11886432 2500 
Table 7. Output values of RF power detector 
 
 
Figure 16. Output values of RF power detector 
 
En la Figure 17. RF Power Detector and Coils Schematic se puede observar el schematic 
del RF power detector así como los scheamtics de las bobinas. 










Figure 17. RF Power Detector and Coils Schematic 
 
 Dado que la excitación de las bobinas será un rango comprendido entre 200 y 
300 MHz y teoricamente el pico de resonacia (punto de trabajo) está situado en los 241 
MHz, consideramos la posibilidad de emplear los calculos de Radio Frecuencia para 
implementar los lineas de transmisión de ataque y recepción de las bobinas. Primero de 
todo pasamos a calcular la longitud de onda del sistema, tiniendo en cuenta que el 








= 141421356,24	݉/ݏ241	ܯܪݖ = 0,59	݉ 
[22] 
Where: 
 Speed of light: c = 3 x 108 m/s 
 FR4 (substract) Relative permeavily: Er =4,5 
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Aunque la longitud de onda obtenida es de un valor elevado, 0, 59 m, y tras considerar el 
valor obtenido se llego a la concluisión que si se adaptaba el sistema mediante las 
tecnicas de RF mejoríamos la transmisión de poténcia y por este motivo se ha empleado 
dicha tecnica. 
Primero de todo se han implemantado una red de adaptación para la bobina emisora, 
esta red, esta formada por una strip line, juntamente con un coaccial y finalmente con  la 
propia red LC, en la Figure 18. Emitter Coil adaptation scehamtic, se muestra dicha red de 
adaptación. 
 
Figure 18. Emitter Coil adaptation scehamtic 
Una vez la red esta diseñada, se pasa ha obtener las simulaciónes, mostradas en la 
Figure 19. Emitter Coil adaptation results, de las cuales podemo obtener un optimo 
funcionamiento, dado que con los componentes comerciales con los que se ha 
implementado la simulación obtenemos un mínimo de retorno de onda en los 256 MHz 
con -13 dB de perdida de potencia. 
 
Analogamente a los calculos y simulaciones para la bobina emisora, realizamos los 
mismos calculos y simulaciones para la bobina receptora, esquematico y simulaciones 
mostrados en las Figure 20. Reciver Coil adaptation schematic and Figure 21. Reciver 
Coil adaptation results, de los cuales obtenemos un mínimo de retorno de onda en los 




Figure 19. Emitter Coil adaptation results 
 
Figure 20. Reciver Coil adaptation schematic 
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Figure 21. Reciver Coil adaptation results 
3.5. Temperature  
Un subsistema de las payloads es la evalución de la temperatura antes y despues de 
reazliar los ensyos. 
Primero de todo se ha buscado un sensor de temperatura que pueda trabajar en el rango 
de temperaturas que se esperan trabajar, entre -10 ºC y 90 ºC. El sensor encotrado 
dispone de las siguientes prestaciones, tal y como se muestra en la Table 8. 
Temperature probe specification: 
 
Valor Beta (K): 3530K 
Núm. de Contactos: 2 
Temperatura de Trabajo Máx.: 125°C 125 
Temperatura de Trabajo Mín.: -55°C -55 
Resistencia: 10kohm 
Termistor, Tipo: 1206 
Termistor, Tolerancia: -5% a +5% 
Tipo de Termistor: NTC 
Table 8. Temperature probe specification 
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Dado que el senso selecionado no tiene una respuesta lineal, pasamos a buscar la 
resistencia en paralelo para lienalizar su comportamiento: 
[23] 
Punto central de trabajo: 
ܶௐ = ௠ܶ௔௫ − ௠ܶ௜௡2 = 90ºܥ − (−10ܥ)2 = 50	ºܥ 
Resistencia de la sonda temperatura en punto central de trabajo: 
ܴ௣(50ºܥ) = ܴ଴ݔ	݁ఉ	௫	(ଵ்ି ଵଶଽ଼) = 10000	ݔ	݁ଷହଷ଴	௫	( ଵହ଴ି ଵଶଽ଼) = 3997,78	Ω 
 
Mediante esta resistencia, podemos ver como se linealiza el comportamiento de la sonda 
de temperatuar en la Figure 22. Linearization of the NTC. 
 
Figure 22. Linearization of the NTC 
 
Una vez se ha lienalizado la NTC, pasamos a evaluar el peor punto de trabajo, tal y 
como se puede observar en la Figure 23. Linearization error NTC, este corresponde a los 
40ºC. En el momento que se disponga del diseño completo del sistema de medida de 


























Rp [Ω] Rt [Ω]
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Figure 23. Linearization error NTC 
Para poder disponer del sistema de medida completo se requiere de un amplificador 
operacional implementando una estructura de restador inversor. El amplificador 
seleccionado es el MCP6401R, el cual muestra sus caracteristicas en la Table 9. 
Operational amplifier specificaction: 
Low Quiescent Current: 45 μA (typical) 
Gain Bandwidth Product: 1 MHz (typical) 
Input and Output Rail-to-Rail 
Supply Voltage Range: 1.8V to 6.0V 
Table 9. Operational amplifier specificaction 
Finalmente se dispone de la implementación del amplificador operacional, mostrado en 
la Figure 24. Temperature system schematic. Una vez la estructura esta definida, las 
equaciones que desciven el comportamiento del sistema de medida son las siguientes: 
௢ܸ௨௧ = ൬(ܴ23 + ܴ24)	ݔ	ܴ22(ܴ22 + ܴܶ)	ݔ	ܴ23 	− ܴ24ܴ23൰ݔ	 ௥ܸ௘௙ 























Figure 24. Temperature system schematic 
Finalmente se selecciona el ADC interno del propio PIC para la conversion de los valores 
a datos guardables y manipulables, las caracteristicas del ADC son las mostradas en la 
Table 11. Table of power requirements. 
Resolution (Bits) 10     
Sample Rate (max) (SPS) FOSC/2 to FOSC/64 
Input Channels 16 (multiplexed)   
Input Range (Min) (V) 
Ext  
0     
Input Range (Max) (V) 
EXT 
3,3 
Architecture Successive approximation 
Operating Temperature Range (C) -40 to 125     
Input Type Single-Ended     
Reference Mode Int or Ext     
Table 10. PIC internal ADC Specifications 
Dado los valores selecionados del ADC, parametros internos de referencia, el valor de 
LSB, queda: 
ܮܵܤ = 	 ௠ܸ௔௫ − ܸ	௠௜௡2௡º	௕௜௧௦ = 	3,3 − (0)2ଵ଴ = 3,22	ܸ݉ 
 
En la Figure 25. Response curve of the temperature system  se muestran la curva 







Figure 25. Response curve of the temperature system 
 
Dando una equación final de: 
ܶ݁݉݌ = 	 ௢ܸ௨௧ + 	0,32190,0352  
 
Al evaluar el LSB en la equación anterior: 
ܶ݁݉݌ଵ = 	 ௢ܸ௨௧ + 	0,32190,0352 = 3,22	ܸ݉ + 	0,32190,0352 = 9,24	ºܥ 
ܶ݁݉݌ଶ = 	 ௢ܸ௨௧ + 	0,32190,0352 = 6,44	ܸ݉ + 	0,32190,0352 = 9,33	ºܥ 
ܶ݁݉݌௅ௌ஻ = ܶ݁݉݌ଶ −	ܶ݁݉݌ଵ = 0,09	ºܥ	 
 
Comparando el valor hallado de 0,09ºC de error máximo absorvido por el ADC, lo 
comparamos con los datos obtenidos en la Figure 23. Linearization error NTC, y 
podemos concluir que el máximo error que podemos cometer en la lectura de la 
temperatura es menor que el error que asumimos al leer con el ADC, dando el valor leido 
com bueno y sin error posible. 























For supply the energy to all payload is required in the payload a subsystem that perform 
this task, in this case, the elements are DC/DC, two types of power supply are used, one 
is switching power supplies (back-boost and back), and the other type is linear regulator. 
The switching power supplies are used for supply energy to the components and the 
linear regulator are used to create reference tensions, by the low electrical noise.  
The power bus of the satellite works at 3,3V, but the components work to other tensions, 
for this reason is necessary implement and power stage.  
The next table shows the differences tensions for each block: 
 
Components 














5  X   X  X X X 
3,3 X  X X X X    
2,5  X X X      
-2,5  X       X 
-5  X   X     
Table 11. Table of power requirements 
 
Tabla de potencias y consumos evaluada por payloads activas, partiendo de los valores 
teoricos: 
 Tension [V] Curent [mA] 
Potence [mW] 
WPT G-FET TEMP 
PIC 3,3 5 16,5 16,5 16,5 
DAC 5 3,1 15,5 15,5  
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A. Instrumentation 5 7,8  39  
ADC 3,3 10 33 33  
VCO 5 15 75   
MUX 3,3 0,1  0,33  
RF power detector 5 0,55 2,75   
A. operational 5 2   10 
      
Total   142,75 104,33 26,5 
Table 12. Theorical Power consum 
 
 
Una vez evalualdo los consumos teoricos pasamos a compararlos con los valores reales, 
tiniendo en cuenta que las alimentaciones son evaluadas antes de los conversores DC-
DC y obtener los valores de rendimiento asociados a cada Payload: 
 
WPT G-FET TEMP 
Total Theorical [mW] 142,75 104,33 26,5 
Total Real [mW] 198,45 143,75 29,15 
    
Performance [%] 71,93 72,58 90,91 
Table 13. Theorical Power performance 
 
 
The following figures show the different types of regulators employees are shown: 
Las siguientes figuras muestran el esquematico de los reguladores de tensión para el 
suministro de potencia a las diferentes partes de la payload: 
  42
 
Figure 26. DC/DC, Back to elevate the tension to 5V 
 
Figure 27. DC/DC, Linear to reduce the tension to 2.5V 
 
Figure 28. DC/DC, Back-Boost to elevate and negate the tension to -2.5V 
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Figure 29. DC/DC, Back-Boost to elevate and negate the tension to -5V 
 
Para obtener los valores de los components anteriores se han empleado las 
equaciones de los fabricantes juntamente con las necesidades que presenta 




Dado que solo se emplea un regulador por tensión, se ha empleado un sistema 
para cortar las tensiones, de esta forma se obtiene la capacidad bloquear 
energeticamente ciertas partes de la PCB,  por este motivo se permite la 
capacidad de activar la payload que se desea ensayar y reducir el consumo del 
global del sistema. 
  
Dado que el sistema completo trabaja con 5 tensiones (5V, 3,3 V, 2,5 V, -2,5 V y -
5 V), se han implemntado dos interruptres, por una lado para las tensiones 
negativas, tal y como se muesta en la Figure 30. Kill switch of -2,5V and -5 V, por el 
otro lado, para las tensiones positvas se ha empleado la estructura mostrada en 
la Figure 31. Kill switch of 5V, 2,5V and 3,3V. 
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Figure 30. Kill switch of -2,5V and -5 V 
 
Figure 31. Kill switch of 5V, 2,5V and 3,3V 
Para  la validadción de los sistema de corte, se ha evaluado previamente el 
comportarmiento, por este motivo se han realizado las simulaciones de cada uno 
de los sitemas de corte con las tensiones pertienentes.  
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Figure 32. Simulation kill switch of -5V 
 
Figure 33. Simulation kill switch of -2,5 V 
 
Figure 34. Simulation kill switch of 2,5V 
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Figure 35. Simulation kill switch of 3,3 V 
 
Figure 36. Simulation kill switch of 5V  
 
4. Dual-Payload Embedded System Implementation 
En este apartado se expondra el diseño de la PCB y el diseño del sotware. 
4.1. PCB Design:  
Para  reliar el diseño de la PCB, preimero de todo fue necesario disponer del 
plano del 5 piso del nano satelite, el qual fu suministrado por el equipo de 
itegracion del CubeCat-1, dado que una de sus tareas consitia en la evaluación 
de espacio util, el plano del piso 5 suministrado se muestra en la Figure 37. 5 floor 
layout. Partiendo de este punto se pudo realizar el diseño de trabajo para la 
implementaión de la PCB. 
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Figure 37. 5 floor layout 
En la Figure 38. Workspace of PCB se muestra el espacio útil para la implementación de 
la PCB, permitiendo el diseño por ambas caras. En dicho dicho diseño hay que tener 
presente que el espacio dedicado al WPT, ya esta definido, dado que los railes en los 
quales iran colocadas las bobina ya esta definido, dando poco margen de maniobra en el 
posicionado de los componentes. 
Despues de relizar varias iteraciones en el diseño de la PCB, la cual incluye todos los 




Figure 38. Workspace of PCB 
 
 






Figure 40. Top floor of PCB 
 
4.2. Software 
Una de las caracteristicas pricipales del proyecto que se esta describiendo es la 
posibilidad de ralizar ensayos con parametros configurables, por este motivo es 
necesario el diseñar una alicación con la capacidad de recibir que ensayo realizar y los 
parametros asociados a dicho ensayo. 
 
En la se Figure 41. Block diagram of Softare muestra el diagrama de bloques concepual 
de la aplicación. en este diagrma se muestra los procesos generales del funcionamiento 










































































Figure 41. Block diagram of Softare 
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Más detalladamente,Figure 41. Block diagram of Softare el funcionamiento de la 
payload, esta la siguiente: 
 Inicialización del sistema y desconexión de todos los elementos que forma la 
payload por parte de la unidad de control. 
 Esperar hasta la transmisión de la configuración de un ensayo. 
 Validación de la transmisión. 
 Descodificación de los datos de la configuración y activación de las zonas de la 
payload que se requieren para el experimento. 
 Captura de la temperatura inicial antes del ensayo. 
 Generación de un punto del ensayo. 
 Adquisición del valor del experimento. 
 Enviar dato adquirido a la placa madre del satelite. 
 Calcular una nueva consigna del experimento y repetir los procesos anteriores, en 
caso de ser el último valor para la generación de valores. 
 Captura de la temperatura tras realizar el ensayo. 
 Envío de las dos temperaturas. 




5. Test Environment 
En este apartado se muestran como se implementan los archivos de configuración así 
como los ficheros que retorna con los resultados de los ensayos 
5.1. Configuration Files: 
Los parámetros de configuración que se envían des de la placa madre a la payload son 
los siguientes elementos, cada uno de los valores mostrados se corresponde con un 
codigo hexadecimal. 
 
GF-WPT Vgs_max_1 Vgs_max_2 Vgs_min_1 Vgs_min_2 Vgs_inc_1 Vgs_inc_2 
Vds_max_1 Vds_max_2 Vds_min_1 Vds_min_2 Vds_inc_1 Vds_inc_2 OPAM_gain 
ADC_G_bits PGA_ADC_G Num_GF VCO_max_1 VCO_max_2 VCO_min_1 VCO_min_2 
VCO_inc_1 VCO_inc_2 ADC_W_bits PGA_ADC_W 
 
 GF-WPT=00 
TRANSISTOR  0xBC 
COILS   0xDE 
 Vgs_max=01-02 
Valor máximo para la tensión Vgs 
Se escriben 3 Bytes donde 0F-FF corresponde a 2,5V y 00-00 corresponde a -2,5V, LSB 
de 1,221 mV 
 Vgs_min=03-04 
Valor mínimo para la tensión Vgs 
Se escriben 3 Bytes donde 0F-FF corresponde a 2,5V y 00-00 corresponde a -2,5V, LSB 
de 1,221 mV 
 Vgs_inc=05-06 
Valor incremento para la tensión Vgs 
Se escriben 3 Bytes donde 0F-FF corresponde a 2,5V y 00-00 corresponde a -2,5V, LSB 
de 1,221 mV 
 Vds_max=07-08 
Valor máximo para la tensión Vds 
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Se escriben 3 Bytes donde 0F-FF corresponde a 2,5V y 00-00 corresponde a -2,5V, LSB 
de 1,221 mV 
 Vds_min=09-10 
Valor mínimo para la tensión Vds 
Se escriben 3 Bytes donde 0F-FF corresponde a 2,5V y 00-00 corresponde a -2,5V, LSB 
de 1,221 mV 
 Vds_inc=11-12 
Valor incremento para la tensión Vds 
Se escriben 3 Bytes donde 0F-FF corresponde a 2,5V y 00-00 corresponde a -2,5V, LSB 
de 1,221 mV 
 OPAM_gain=13 
Ganancia del amplificador operacional 
Gain 1   0x01 
Gain 2   0x02 
Gain 5   0x03 
Gain 10  0x04 
 ADC_G_bits=14 
Resolución del ADC del experimento del GFET 
8 bits resolución 0x01 
16 bits resolución  0x02 
24 bits resolución 0x03 
 PGA_ADC_G=13 
Ganancia del ADC GFET 
Gain 1   0x01 
Gain 2   0x02 
Gain 4   0x03 
Gain 8   0x04 
Gain 16  0x05 
Gain 32  0x06 
Gain 64  0x07 
Gain 128  0x08 
 Num_GF=14 
Canal para la evaluación del GFET 
Channel 0  0x01 
Channel 1  0x02 
Channel 2  0x03 
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Channel 3  0x04 
 VCO_max=01-02 
Valor máximo para la oscilación del VCO 
Se escriben 3 Bytes donde 0F-FF corresponde a 300 MHz y 00-00 corresponde a 
200MHz, LSB de 48,85 KHz 
 VCO_min=03-04 
Valor mínimo para la oscilación del VCO 
Se escriben 3 Bytes donde 0F-FF corresponde a 300 MHz y 00-00 corresponde a 
200MHz, LSB de 48,85 KHz 
 VCO_inc=05-06 
Valor incremento para la oscilación del VCO 
Se escriben 3 Bytes donde 0F-FF corresponde a 300 MHz y 00-00 corresponde a 
200MHz, LSB de 48,85 KHz 
 ADC_W_bits=17 
Resolución del ADC del experimento del WPT 
8 bits resolución 0x01 
16 bits resolución  0x02 
24 bits resolución 0x03 
 PGA_ADC_W=13 
Ganancia del ADC WPT 
Gain 1   0x01 
Gain 2   0x02 
Gain 4   0x03 
Gain 8   0x04 
Gain 16  0x05 
Gain 32  0x06 
Gain 64  0x07 
Gain 128  0x08 
 Num_Samples=17 
Indica el número de muestras que realizaran por medida. 
1 repeticiones  0x01 
2 repeticiones  0x02 
4 repeticiones  0x03 




5.2. Acquisition Files and Processing: 
Una vez finalizado el ensayo, se obtiene un fichero con los siguientes bytes:  
 
GF-WPT Vgs_max_1 Vgs_max_2 Vgs_min_1 Vgs_min_2 Vgs_inc_1 Vgs_inc_2 
Vds_max_1 Vds_max_2 Vds_min_1 Vds_min_2 Vds_inc_1 Vds_inc_2 OPAM_gain 
ADC_G_bits PGA_ADC_G Num_GF VCO_max_1 VCO_max_2 VCO_min_1 VCO_min_2 
VCO_inc_1 VCO_inc_2 ADC_W_bits PGA_ADC_W [N byes de datos] 
Temp_ini_1 Temp_ini_2 Temp_fin_1 Temp_fin_2 
 
La cabecera del fichero se corresponde con los datos de configuración del experimento 
que se ha realizado, seguidamente se guardan los datos de resultados, la dimensión de 
este campo depende de la cantidad de muestras que adquieran en el ensayo y 




Finalmente para demostrar la viabilidad de la payload, se muestran resultados de 
cada uno de ellos: 
6.1. Experimental Results WPT: 
En la Figure 42. WPT results, se muestra la transferencia de potencia en función de la 
frecuencia, se observa como se obtiene un máximo, en la frecuencia de 214 MHz hay un 
pico de resonancia dado que la potencia recibida es un 20% superior a los puntos de 
trabajo en los cuales las bobinas no resuenan. 
 
 
Figure 42. WPT results 
6.2. Experimental Results GFET: 
En la Figure 43. GFET results, se muestra una curva característica de un transistor 
de grafeno, para una tensión de 1,25 V de Vds, mostrando el punto de Dirac 




Figure 43. GFET results 












MICROCHIP - MCP6401RT-E/OT - OP 
AMP, SINGLE, 1.8V, 1MHZ, 5SOT23 
1 0,490 € 0,49 € 
FSA2268UMX 1495455RL 
FAIRCHILD SEMICONDUCTOR - 
FSA2268UMX - SWITCH, DUAL SPDT, 
16KV ESD, SMD  
3 0,900 € 2,70 € 
DAC7615UB 1460212 
TEXAS INSTRUMENTS - DAC7615UB 
- 12BIT DAC, QUAD SERIAL, SMD, 
SOIC16 
1 17,610 € 17,61 € 
MAX682ESA+ 1380017 
MAXIM INTEGRATED PRODUCTS - 
MAX682ESA+ - BOMBA DE CARGA, 
IN/3,3 V, SALIDA/5 V, 682 
1 4,560 € 4,56 € 
MAX1673ESA+ 1422290 
MAXIM INTEGRATED PRODUCTS - 
MAX1673ESA+ - IC, CONVERTIDOR 
DE LA BOMBA DE CARGA CC/CC, 
SMD 
1 5,400 € 5,40 € 
ADS1246IPW 1735555 
TEXAS INSTRUMENTS - 
ADS1246IPW - 24BIT ADC, LN, 
DELTA SIGMA, 16TSSOP 
2 8,540 € 17,08 € 
MCP1257-E/UN 1851914 
MICROCHIP - MCP1257-E/UN - 
BOMBA DE CARGA, CC/CC, 
CONVERTIDOR, 10MSOP 
1 2,910 € 2,91 € 
LTC5507ES6#PBF 1345579 
LINEAR TECHNOLOGY - 
LTC5507ES6#PBF - DETECTOR DE 
POTENCIA RF, 0,1M-1GHZ, SMD 
1 3,000 € 3,00 € 
AD8250ARMZ 1391032 
ANALOG DEVICES - AD8250ARMZ - 
IC, INSTR AMP, 10MHZ, 84DB, 
10MSOP  
1 10,600 € 10,60 € 
PIC16F1947-E/PT 1778454 
MICROCHIP - PIC16F1947-E/PT - 
MCU, 8BIT, 28K FLASH, LCD, 64TQFP  
1 3,840 € 3,84 € 
503182-0853 2064061 
MOLEX - 503182-0853 - SOCKET, 
MICROSD, PUSH-PUSH, 1.45MM 
1 2,980 € 2,98 € 
DMG3415U-7 1843688RL 
DIODES INC. - DMG3415U-7 - 
MOSFET, P CH, 20V, 4A, SOT-23  
9 0,470 € 4,23 € 
ZXMN2B14FH 1426252RL 
DIODES INC. - ZXMN2B14FH - 
MOSFET, N, SOT-23 
10 0,570 € 5,70 € 
SI2328DS-T1-E3 1470107RL 
VISHAY SILICONIX - SI2328DS-T1-E3 
- MOSFET, N, SOT-23  
2 0,840 € 1,68 € 
IRF7465PBF 1013463 
INTERNATIONAL RECTIFIER - 
IRF7465PBF - MOSFET, N, SO-8  
1 0,970 € 0,97 € 
CVCO55CL-0200-0400 1582176RL 
CRYSTEK - CVCO55CL-0200-0400 - 
OSC. 
1 23,870 € 23,87 € 
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744310200 2211598 
WURTH ELEKTRONIK - 744310200 - 
INDUCTOR, POTENCIA, 2UH, 20%, 
7.3X7.2MM  
1 3,560 € 3,56 € 
CES-110-01-T-S 1667516 
SAMTEC - CES-110-01-T-S - 
RECEPTÁCULO, 2,54 MM, ÚNICO, 10 
VÍAS 
10 1,240 € 12,40 € 
824-AG11D-ESL-LF 1077325 
TE CONNECTIVITY / AMP - 824-
AG11D-ESL-LF - ZÓCALO, DIL, 
24VÍAS  
1 1,790 € 1,79 € 
MCCA000478 1759361RL 
MULTICOMP - MCCA000478 - CAP, 
CERAMIC, 0.1UF, 50V, X7R, 1206 
10 0,033 € 0,33 € 
12065L474K4T2A 1867973 
AVX - 12065L474K4T2A - 
CONDENSADOR, AECQ200,, 50 V, 
470 NF 
1 0,570 € 0,57 € 
MC0063W0603110M0 2141628RL 
MULTICOMP - MC0063W0603110M0 - 
RESISTENCIA, 10 M, 0.063W, 1%, 
0603 
1 0,027 € 0,03 € 
12065C105KAZ2A 1833853 
AVX - 12065C105KAZ2A - 
CONDENSADOR, 1206, X7R, 50 V, 1 
UF  
5 0,430 € 2,15 € 
MCCA000601 1759484 
MULTICOMP - MCCA000601 - MLCC, 
1206, X5R, 10V, 2.2UF 
1 0,101 € 0,10 € 
ERJP03F10R0V 1750646 
PANASONIC - ERJP03F10R0V - 
RESISTOR, SURGE, 0603, 1%, 10R 
1 0,100 € 0,10 € 
RP73PF1J10RBTDF 2116464 
TE CONNECTIVITY - 
RP73PF1J10RBTDF - RESISTENCIA, 
0603, 0.17W, 10R, 0.1%, 25PPM  
5 0,174 € 0,87 € 
RR0816P-103-B-T5 1653253RL 
SUSUMU - RR0816P-103-B-T5 - 
RESISTENCIA, PELÍCULA FINA, 10K, 
0.063W, 0.1% 
3 0,116 € 0,35 € 
1206ZD106KAT2A 2281116 
AVX - 1206ZD106KAT2A - CAP, X5R, 
10UF, 10V, 1206, FULL REEL 
15 0,101 € 1,52 € 
ERJP03F1802V 1750691 
PANASONIC - ERJP03F1802V - 
RESISTOR, SURGE, 0603, 1%, 18K 
25 0,046 € 1,15 € 
1206ZD226MAT2A 1833818 
AVX - 1206ZD226MAT2A - 
CONDENSADOR, 1206, X5R, 10V, 22 
UF 
4 0,400 € 1,60 € 
PAT0603E4702BST5 1858141RL 
VISHAY THIN FILM - 
PAT0603E4702BST5 - RESISTOR, 
0603, 47K0, 0.1% 
10 0,450 € 4,50 € 
RP73PF1J66K5BTDF 2116873 
TE CONNECTIVITY - 
RP73PF1J66K5BTDF - RESISTOR, 
0603, 0.17W, 66K5, 0.1%, 25PPM 
5 0,240 € 1,20 € 
ERJP03F1000V 1750659RL 
PANASONIC - ERJP03F1000V - 
RESISTOR, SURGE, 0603, 1%, 100R  
25 0,105 € 2,63 € 
ERJP03F1003V 1750700RL 
PANASONIC - ERJP03F1003V - 
RESISTOR, SURGE, 0603, 1%, 100K 
25 0,105 € 2,63 € 
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GRM31A5C2H331JW01D 2218873RL 
MURATA - GRM31A5C2H331JW01D - 
CONDENSADOR, SMD, 330P 
4 0,350 € 1,40 € 
B57621C103J62 679549 
EPCOS - B57621C103J62 - 
TERMISTOR, NTC, 10K  
1 1,200 € 1,20 € 
CRCW1206309RFKEA 2139392 
VISHAY DRALORIC - 
CRCW1206309RFKEA - 
RESISTENCIA, 1206, 309R, 1%  
50 0,011 € 0,55 € 
CRCW1206576RFKEA 2139414 
VISHAY DRALORIC - 
CRCW1206576RFKEA - 
RESISTENCIA, 1206, 576R, 1%  
50 0,011 € 0,55 € 
CRCW12066K81FKEA 1469660 
VISHAY DRALORIC - 
CRCW12066K81FKEA - 
RESISTENCIA, 1206, 6K81, 1%  
50 0,025 1,25 
 
 
Precio total 150,03 € 
 
8. Conclusions and future development 
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Appendices - Software 
main.c 
/* CubeCAT ************************************************************** 
* File: Complet.c            
   * 
* Descr.: Codigo principal del sistema payload.       * 
* Author: Alberto Saez Hernandez          
 * 
* Date: 2014-mar-20           
   * 
* Vers.: 1.0            
    * 
*             
      * 
* This file is part of the CubeCAT v1.0 project. "CubeCAT" is a project * 
* developed at the Technical University of Catalonia – BarcelonaTech  * 
* (Universitat Politècnica de Catalunya, UPC).        * 
************************************************************************* 
* Changelog:            
    * 
* - v0.1 Saez A. Creation.           
  * 
* - v0.2 Saez A. Update.           
  * 
* - v1.0 Saez A. Update.          












/*** TYPE DEFINITIONS ***************************************************/ 
// Your enum here. 
enum State_t { 
 Whait,  
 Check, 







 unsigned long Vgs_max; 
 unsigned long Vgs_min; 
 unsigned long Vgs_inc; 
 unsigned long Vds_max; 
 unsigned long Vds_min; 
 unsigned long Vds_inc; 
 unsigned int OPAM_gain; 
 unsigned int PGA_Tr; 
 unsigned int ADC_T_bits; 
 unsigned int Channel; 




 unsigned long VCO_max; 
 unsigned long VCO_min; 
 unsigned long VCO_inc; 
 unsigned int ADC_C_bits; 
 unsigned int PGA_WPT; 
 unsigned int SPS_C; 
} CoConf_t; 
 
/*** GLOBAL CONSTANTS ***************************************************/ 
// Your #defines here. 
#define SETUP   0x12 
#define RUN    0x34 
#define HALT   0x56 
#define INIT   0x9A 
 
#define TRANSISTOR   0xBC 
#define COILS   0xDE 
 
#define OK    0x01 
#define ERROR   0x02 
 
#define LengthUART  50 
#define PARAMETERS  27 
 
#define DAC_ZERO  0x0765 
#define DAC_A_MAX  0x0FFF 
#define DAC_C_MAX  0x0FFF 
#define DAC_C_MIN  0x0620 
#define DAC_D_MAX  0x0FFF 
#define DAC_D_MIN  0x0620 
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/*** GLOBAL VARIABLES ***************************************************/ 




unsigned int dataReadRS232[LengthUART]; 
unsigned int lengthReadUART; 
//unsigned int Data[BLOCKSIZE]; 
short auxFin; 
unsigned int ADC_Data[4]; 
short semaforo[2]; 
unsigned int temperatures[4]; 
unsigned int ADCH, ADCL; 
 




/*** GLOBAL FUNCTIONS ***************************************************/ 
// Your function prototypes here. 
 
//System functions 






unsigned int LOW(unsigned long num); 
unsigned int HIGH(unsigned long num); 
 
//Interrupción del sistema por lectura RS-232 
#INT_RDA 
void RDA_isr() { 
 dataReadRS232[lengthReadUART]=getch(); 
 lengthReadUART++; 











void send_ADC_C(unsigned int message); 
unsigned int recive_ADC_C(unsigned int message); 





void send_ADC_T(unsigned int message); 
unsigned int recive_ADC_T(unsigned int message); 













void  AD_isr() { 
 ADCH = *ADRESH; 
 ADCL = *ADRESL;  
 auxFin = 0; 
} 
 
/*** SYSTEM FUNCTION ******************************************************/ 
//Main function 
void main(){ 
 //definicion de variables locales 
 unsigned int Experiment; 
 unsigned long i; 
  
 unsigned long Vgs; 
 unsigned long Vds; 
 unsigned long VCO; 
 






 //Proceso principal 
 while(fin){ 
  switch (State){ // Whait, Config, Run_T, Run_C, Send, End 
   case Whait:  
    //Recepción de acción 
    lengthReadUART = 0; 
    enable_interrupts(INT_RDA); 
    enable_interrupts(GLOBAL); 
    auxFin = 1; 
    while(auxFin){ 
    } 
    
    //Verificaión de paquete correcto 
    if(dataReadRS232[lengthReadUART-1] == INIT){ 
     State = Check; 
     putc(OK); 
     break; 
    }else if(dataReadRS232[lengthReadUART-1] == SETUP){ 
     State = Config; 
     semaforo[0]=1; 
     putc(OK); 
     break; 
    }else if(dataReadRS232[lengthReadUART-1] == RUN){ 
     if(semaforo[0] == 1){ 
      State = Play; 
      semaforo[1]=1; 
      putc(OK); 
     }else{ 
      putc(ERROR); 
     } 
     break; 
    }else if(dataReadRS232[lengthReadUART-1] == HALT){   
   
     if(semaforo[1] == 1){ 
      State = END; 
      putc(OK); 
     }else{ 
      putc(ERROR); 
     } 
     break; 
    }else{ 
     State = Whait; 
     putc(ERROR); 
     break; 
    }    
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    break; 
     
   case Check: 
    enable_interrupts(INT_RDA); 
    enable_interrupts(GLOBAL); 
    auxFin = 1; 
    while(auxFin){ 
    } 
     
    //HAcer el chequeo pertinente 
    if(dataReadRS232[lengthReadUART-1] == OK){ 
     putc(OK); 
    }else{ 
     putc(ERROR); 
    } 
     
    State = Whait; 
    break; 
    
   case Config: 
    for(i=0;i<PARAMETERS;i++){ 
     enable_interrupts(INT_RDA); 
     enable_interrupts(GLOBAL); 
     auxFin = 1; 
     while(auxFin){ 
     } 
     putc(OK); 
    } 
     
    //Payload para realizar 
    Experiment = dataReadRS232[1]; 
     
    //Configuración TRANSISTOR 
    TrConf.Vgs_max = dataReadRS232[2]&0x00FF; 
    TrConf.Vgs_max = TrConf.Vgs_max<<8; 
    TrConf.Vgs_max = TrConf.Vgs_max&0xFF00; 
    TrConf.Vgs_max = TrConf.Vgs_max|dataReadRS232[3]; 
    
    TrConf.Vgs_min = dataReadRS232[4]&0x00FF; 
    TrConf.Vgs_min = TrConf.Vgs_min<<8; 
    TrConf.Vgs_min = TrConf.Vgs_min&0xFF00; 
    TrConf.Vgs_min = TrConf.Vgs_min|dataReadRS232[5]; 
     
    TrConf.Vgs_inc = dataReadRS232[6]&0x00FF; 
    TrConf.Vgs_inc = TrConf.Vgs_inc<<8; 
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    TrConf.Vgs_inc = TrConf.Vgs_inc&0xFF00; 
    TrConf.Vgs_inc = TrConf.Vgs_inc|dataReadRS232[7]; 
     
    TrConf.Vds_max = dataReadRS232[8]&0x00FF; 
    TrConf.Vds_max = TrConf.Vds_max<<8; 
    TrConf.Vds_max = TrConf.Vds_max&0xFF00; 
    TrConf.Vds_max = TrConf.Vds_max|dataReadRS232[9]; 
     
    TrConf.Vds_min = dataReadRS232[10]&0x00FF; 
    TrConf.Vds_min = TrConf.Vds_min<<8; 
    TrConf.Vds_min = TrConf.Vds_min&0xFF00; 
    TrConf.Vds_min = TrConf.Vds_min|dataReadRS232[11]; 
     
    TrConf.Vds_inc = dataReadRS232[12]&0x00FF; 
    TrConf.Vds_inc = TrConf.Vds_inc<<8; 
    TrConf.Vds_inc = TrConf.Vds_inc&0xFF00; 
    TrConf.Vds_inc = TrConf.Vds_inc|dataReadRS232[13]; 
 
    TrConf.OPAM_gain = dataReadRS232[14]; 
     
    TrConf.ADC_T_bits = dataReadRS232[15]; 
     
    TrConf.PGA_Tr = dataReadRS232[16]; 
     
    TrConf.Channel = dataReadRS232[17]; 
     
    TrConf.SPS_T = dataReadRS232[18]; 
             
    //Configuración WPT 
    CoConf.VCO_max = dataReadRS232[19]&0x00FF; 
    CoConf.VCO_max = CoConf.VCO_max<<8; 
    CoConf.VCO_max = CoConf.VCO_max&0xFF00; 
    CoConf.VCO_max = CoConf.VCO_max|dataReadRS232[20]; 
     
    CoConf.VCO_min = dataReadRS232[21]&0x00FF; 
    CoConf.VCO_min = CoConf.VCO_min<<8; 
    CoConf.VCO_min = CoConf.VCO_min&0xFF00; 
    CoConf.VCO_min = CoConf.VCO_min|dataReadRS232[22]; 
 
    CoConf.VCO_inc = dataReadRS232[23]&0x00FF; 
    CoConf.VCO_inc = CoConf.VCO_inc<<8; 
    CoConf.VCO_inc = CoConf.VCO_inc&0xFF00; 
    CoConf.VCO_inc = CoConf.VCO_inc|dataReadRS232[24];   
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    CoConf.ADC_C_bits = dataReadRS232[25]; 
     
    CoConf.PGA_WPT = dataReadRS232[26]; 
     
    CoConf.SPS_C = dataReadRS232[27]; 
    
    //delay_ms(50); 
     
    enable_interrupts(INT_RDA); 
    enable_interrupts(GLOBAL); 
    auxFin = 1; 
    while(auxFin){ 
    } 
    if(dataReadRS232[lengthReadUART-1] == OK){ 
     putc(OK); 
    }else{ 
     putc(ERROR); 
    } 
     
    State = Whait; 
    break; 
     
    
   case Play: 
    switch (Experiment){ //TRANSISTOR, COILS 
     case TRANSISTOR:  
       
      //TEMP 
      TempEnable(); 
      ReadTemp(); 
      temperatures[0] = ADCH; 
      temperatures[1] = ADCL; 
      AllDissable();      
       
      //DAC 
      dacEnable(); 
      delay_ms(50); 
      reset_DAC();  
       
      //ADC 
      delay_ms(2500); 
      TrEnable(); 
      delay_ms(100);  
      init_ADC_T(); 
      delay_ms(100); 
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      reset_ADC_T(); 
      delay_ms(100); 
      send_PGA_T(TrConf.PGA_Tr, TrConf.SPS_T); 
       
      //MUX 
      setMuxChannel();     
       
      //OPAM 
      setOpamGain(); 
       
      
      send_DAC(DAC_A, DAC_ZERO); 
      send_DAC(DAC_B, DAC_ZERO); 
      send_DAC(DAC_C, DAC_ZERO); 
      send_DAC(DAC_D, DAC_ZERO); 
      output_low(DAC_LOADDACS); 
      output_high(DAC_LOADDACS);   
      
     
      Vds = TrConf.Vds_min; 
      while(Vds <= TrConf.Vds_max){ 
       Vgs = TrConf.Vgs_min; 
       while(Vgs <= TrConf.Vgs_max){ 
        //Cargar valores en DAC 
        send_DAC(DAC_D, Vds); 
        send_DAC(DAC_C, Vgs); 
        output_low(DAC_LOADDACS); 
        output_high(DAC_LOADDACS); 
        delay_ms(10); 
         
        //Leer Valores ADC 
        output_high(ADC_T_START); 
        delay_ms(5); 
        output_low(ADC_T_START); 
        while(input(ADC_T_DRDY) == TRUE){ 
        } 
        
        ADC_Data[0]=recive_ADC_T(RDATA); 
        ADC_Data[1]=recive_ADC_T(NOP); 
        ADC_Data[2]=recive_ADC_T(NOP); 
        ADC_Data[3]=recive_ADC_T(NOP);  
  
        //Enviar datos 
        if(TrConf.ADC_T_bits == 0x01){ 
         putc(ADC_Data[1]);  
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        }else if(TrConf.ADC_T_bits == 0x02){ 
         putc(ADC_Data[1]); 
         delay_ms(1); 
         putc(ADC_Data[2]);  
        }else if(TrConf.ADC_T_bits == 0x03){ 
         putc(ADC_Data[1]); 
         delay_ms(1); 
         putc(ADC_Data[2]); 
         delay_ms(1);  
   
         putc(ADC_Data[3]); 
        }else{ 
        } 
        Vgs = Vgs + TrConf.Vgs_inc; 
       } 
       Vds = Vds + TrConf.Vds_inc; 
      } 
       
      AllDissable();      
       
      //TEMP 
      TempEnable(); 
      ReadTemp(); 
      temperatures[2] = ADCH; 
      temperatures[3] = ADCL; 
      AllDissable(); 
       
      for(i=0 ; i<4 ; i++){ 
       putc(temperatures[i]); 
       delay_ms(1); 
      } 
            
      enable_interrupts(INT_RDA); 
      enable_interrupts(GLOBAL); 
      auxFin = 1; 
      while(auxFin){ 
      } 
       
      if(dataReadRS232[lengthReadUART-1] == OK){ 
       putc(OK); 
      }else{ 
       putc(ERROR); 
      } 
       
      State = Whait; 
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      break; 
 
     case COILS: 
       
      //TEMP 
      TempEnable(); 
      ReadTemp(); 
      temperatures[0] = ADCH; 
      temperatures[1] = ADCL; 
      AllDissable(); 
       
      //DAC 
      dacEnable(); 
      delay_ms(50); 
      reset_DAC();  
  
      //ADC 
      delay_ms(2500); 
      CoEnable(); 
      delay_ms(100);  
      init_ADC_C(); 
      delay_ms(100); 
      reset_ADC_C(); 
      delay_ms(100); 
      send_PGA_C(CoConf.PGA_WPT, CoConf.SPS_C); 
 
  
      send_DAC(DAC_A, DAC_ZERO); 
      send_DAC(DAC_B, DAC_ZERO); 
      send_DAC(DAC_C, DAC_ZERO); 
      send_DAC(DAC_D, DAC_ZERO); 
      output_low(DAC_LOADDACS); 
      output_high(DAC_LOADDACS);  
  
      VCO = CoConf.VCO_min; 
       
      while(VCO <= CoConf.VCO_max){ 
       send_DAC(DAC_A, VCO); 
  
       output_low(DAC_LOADDACS); 
       output_high(DAC_LOADDACS); 
 
       //Duplicacion 
       output_high(ADC_C_START); 
       delay_ms(1); 
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       output_low(ADC_C_START); 
       while(input(ADC_C_DRDY) == TRUE){ 
       } 
        
       ADC_Data[0]=recive_ADC_C(RDATA); 
       ADC_Data[1]=recive_ADC_C(NOP); 
       ADC_Data[2]=recive_ADC_C(NOP); 
       ADC_Data[3]=recive_ADC_C(NOP);  
       //duplicacion 
        
       delay_ms(10); 
       output_high(ADC_C_START); 
       delay_ms(1); 
       output_low(ADC_C_START); 
       while(input(ADC_C_DRDY) == TRUE){ 
       } 
        
       ADC_Data[0]=recive_ADC_C(RDATA); 
       ADC_Data[1]=recive_ADC_C(NOP); 
       ADC_Data[2]=recive_ADC_C(NOP); 
       ADC_Data[3]=recive_ADC_C(NOP);  
        
       //Enviar datos 
       if(CoConf.ADC_C_bits == 0x01){ 
        putc(ADC_Data[1]);  
       }else if(CoConf.ADC_C_bits == 0x02){ 
        putc(ADC_Data[1]); 
        delay_ms(1); 
        putc(ADC_Data[2]);  
       }else if(CoConf.ADC_C_bits == 0x03){ 
        putc(ADC_Data[1]); 
        delay_ms(1); 
        putc(ADC_Data[2]); 
        delay_ms(1);   
      
        putc(ADC_Data[3]); 
       }else{ 
       } 
        
       VCO = VCO + CoConf.VCO_inc; 
      } 
       
      AllDissable();      
       
      //TEMP 
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      TempEnable(); 
      ReadTemp(); 
      temperatures[2] = ADCH; 
      temperatures[3] = ADCL; 
      AllDissable(); 
            
      for(i=0 ; i<4 ; i++){ 
       putc(temperatures[i]); 
       delay_ms(1); 
      } 
            
      enable_interrupts(INT_RDA); 
      enable_interrupts(GLOBAL); 
      auxFin = 1; 
      while(auxFin){ 
      } 
       
      delay_ms(1);     
  
      if(dataReadRS232[lengthReadUART-1] == OK){ 
       putc(OK); 
      }else{ 
       putc(ERROR); 
      } 
       
      State = Whait; 
      break; 
       
     default: 
      break; 
    } 
     
    break; 
     
   case End: 
    AllDissable(); 
    ConfigSystem(); 
    fin = 1; 
    break; 
     
   default: 
    break; 






/*** SYS FUNCTION *******************************************************/ 
//Inicializacion del sistema 
void ConfigSystem(){ 
 *ADCON0 = *ADCON0 & 0b00000011; 








 State = Whait; 
 lengthReadUART = 0; 
 puntAux = 0; 
 fin = 1; 
 semaforo[0] = 0; 
 semaforo[1] = 0; 
  
} 
//Desactiva toda la potencia 
void AllDissable(){ 
 output_low(EN_5); 
 output_low(EN_5_WPT);   
 output_low(EN_5_GFET);   
 output_low(EN_5_TEMP);   
 output_low(EN_5_DAC);   
 output_low(EN_33_GFET);   
 output_low(EN_33_WPT);   
 output_low(EN_25_WPT);   
 output_low(EN_25_GFET);   
 output_low(EN_25_DAC);   
 output_low(EN_N25);    
 output_low(EN_N25_TEMP);   
 output_low(EN_N25_DAC);   
 output_low(EN_N5);    
} 




 //output_high(EN_5_GFET);   
 //output_high(EN_5_TEMP);   
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 output_high(EN_5_DAC);   
  
 //output_high(EN_33_GFET);   
 //output_high(EN_33_WPT);   
  
 //output_high(EN_25_WPT);   
 //output_high(EN_25_GFET);   
 output_high(EN_25_DAC);   
  
 output_high(EN_N25);    
 //output_high(EN_N25_TEMP);   
 output_high(EN_N25_DAC);   
  
 output_high(EN_N5);  
} 




 output_high(EN_5_GFET);   
 //output_high(EN_5_TEMP);   
 //output_high(EN_5_DAC);   
  
 output_high(EN_33_GFET);   
 //output_high(EN_33_WPT);   
  
 //output_high(EN_25_WPT);   
 output_high(EN_25_GFET);   
 //output_high(EN_25_DAC);   
  
 //output_high(EN_N25);    
 //output_high(EN_N25_TEMP);   
 //output_high(EN_N25_DAC);   
  
 output_high(EN_N5);  
} 




 //output_high(EN_5_GFET);   
 //output_high(EN_5_TEMP);   
 //output_high(EN_5_DAC);   
  
 //output_high(EN_33_GFET);   
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 output_high(EN_33_WPT);   
  
 output_high(EN_25_WPT);   
 //output_high(EN_25_GFET);   
 //output_high(EN_25_DAC);   
  
 //output_high(EN_N25);    
 //output_high(EN_N25_TEMP);   
 //output_high(EN_N25_DAC);   
 //output_high(EN_N5);  
} 




 //output_high(EN_5_GFET);   
 output_high(EN_5_TEMP);   
 //output_high(EN_5_DAC);   
  
 //output_high(EN_33_GFET);   
 //output_high(EN_33_WPT);   
  
 //output_high(EN_25_WPT);   
 //output_high(EN_25_GFET);   
 //output_high(EN_25_DAC);   
  
 output_high(EN_N25);    
 output_high(EN_N25_TEMP);   
 //output_high(EN_N25_DAC);   
 //output_high(EN_N5);  
} 
//Parte baja de un long 
unsigned int LOW(unsigned long num){ 
 return (unsigned int)(num); 
} 
//Parte alta de un long 
unsigned int HIGH(unsigned long num){ 
 return (unsigned int)((num>>8)&0x00FF); 
} 
 
/*** DAC FUNCTION *******************************************************/ 
//Carga un parametro al canal del DAC con un valor 
void send_DAC(unsigned int ADC_Channel, unsigned long message){  
 if(ADC_Channel == DAC_A){ 
  if(message > DAC_A_MAX){ 
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   message = DAC_A_MAX; 
  }else if(message < DAC_ZERO){ 
   message = DAC_ZERO;   
  } 
 }else if(ADC_Channel == DAC_B){ 
   message = DAC_ZERO;   
 }else if(ADC_Channel == DAC_C){ 
  if(message > DAC_C_MAX){ 
   message = DAC_C_MAX; 
  }else if(message < DAC_C_MIN){ 
   message = DAC_C_MIN;   
  } 
 }else if(ADC_Channel == DAC_D){ 
  if(message > DAC_D_MAX){ 
   message = DAC_D_MAX; 
  }else if(message < DAC_D_MIN){ 
   message = DAC_D_MIN;   




















/*** ADC_T FUNCTION *****************************************************/ 
//Enviar mensaje a ADC del transistor 


















//Recive datos del transistor 
unsigned int recive_ADC_T(unsigned int message){ 
 unsigned int result; 
 //result = 0x00; 
 output_low(ADC_T_CS); 
 result = spi_xfer(message); 
 output_high(ADC_T_CS); 
 return result; 
} 






//Envia valor de PGA 
void send_PGA_T(unsigned int PGA_T, unsigned int SPS_T){ 
 unsigned int send_reg; 
  

















/*** ADC_C FUNCTION *****************************************************/ 
//Enviar mensaje a ADC de las coils 





//Resetea el ADC de las coils 










//Recive datos del transistor 
unsigned int recive_ADC_C(unsigned int message){ 
 unsigned int result; 
 output_low(ADC_C_CS); 
 result = spi_xfer(message); 
 output_high(ADC_C_CS); 
 return result; 
} 






//Envia valor de PGA al ADC de WPT 
void send_PGA_C(unsigned int PGA_C, unsigned int SPS_C){ 
 unsigned int send_reg; 
  
















/*** OPAM FUNCTION ******************************************************/ 
//Asigna una ganancia al OPAM 
void setOpamGain(){ 
 if(TrConf.OPAM_gain == 0x01){ 
  output_low(OPAM_A1); 
  output_low(OPAM_A0); 
 }else if(TrConf.OPAM_gain == 0x02){ 
  output_low(OPAM_A1); 
  output_high(OPAM_A0); 
 }else if(TrConf.OPAM_gain == 0x03){ 
  output_high(OPAM_A1); 
  output_low(OPAM_A0); 
 }else if(TrConf.OPAM_gain == 0x04){  
  output_high(OPAM_A1); 




/*** MUX FUNCTION *******************************************************/ 
//Asigna una ganancia al OPAM 
void setMuxChannel(){ 
 if(TrConf.Channel == 0x01){ 
  output_low(SEL_FET_0); 
  output_low(SEL_FET_1); 
  output_low(SEL_FET_2); 
  output_low(SEL_FET_3); 
 }else if(TrConf.Channel == 0x02){ 
  output_low(SEL_FET_0); 
  output_low(SEL_FET_1); 
  output_high(SEL_FET_2); 
  output_high(SEL_FET_3); 
 }else if(TrConf.Channel == 0x03){ 
  output_high(SEL_FET_0); 
  output_high(SEL_FET_1); 
  output_low(SEL_FET_2); 
  output_low(SEL_FET_3); 
 }else if(TrConf.Channel == 0x04){  
  output_high(SEL_FET_0); 
  85
  output_high(SEL_FET_1); 
  output_high(SEL_FET_2); 




/*** TEMP FUNCTION ******************************************************/ 
//Lee el valor de temperatura 
void ReadTemp(){ 
 delay_ms(5); 








/* CubeCAT ************************************************************** 
* File: Complet.h            
   * 
* Descr.: Cabezera principal del sistema payload.      * 
* Author: Alberto Saez Hernandez          
 * 
* Date: 2013-jul-03            
  * 
* Vers.: 0.1            
    * 
*             
      * 
* This file is part of the CubeCAT v1.0 project. "CubeCAT" is a project * 
* developed at the Technical University of Catalonia – BarcelonaTech  * 
* (Universitat Politècnica de Catalunya, UPC).        * 
************************************************************************* 
* Changelog:            
    * 
* - v0.1 Saez A. Creation.           
  * 
* - v1.0 Saez A. Update.           





/*** PINS **************************************************************/ 
#use FIXED_IO(A_outputs=PIN_A6,PIN_A7) 
#define EN_25_WPT  PIN_A6 
#define EN_5_WPT PIN_A7 
 
#use FIXED_IO(B_outputs=PIN_B0,PIN_B1,PIN_B2,PIN_B3,PIN_B4,PIN_B5) 
#define EN_N5   PIN_B0 
#define SEL_FET_0  PIN_B1 
#define SEL_FET_1  PIN_B2 
#define SEL_FET_2  PIN_B3 
#define SEL_FET_3  PIN_B4 
#define EN_5   PIN_B5 
 
#use FIXED_IO(C_outputs=PIN_C2) 
#define SD_CS   PIN_C2 
 
#use FIXED_IO(D_outputs=PIN_D1,PIN_D3,PIN_D4,PIN_D5,PIN_D6,PIN_D7) 
#define ADC_T_DRDY  PIN_D0 
//#define EN_N25   PIN_D1 
#define EN_N25   PIN_D6 
#define EN_33_GFET  PIN_D3 
#define EN_25_GFET  PIN_D4 
#define EN_25_DAC  PIN_D5 
//#define EN_N25_TEMP  PIN_D6 
#define EN_N25_TEMP  PIN_D1 
#define EN_N25_DAC  PIN_D7 
 
#use FIXED_IO(E_outputs=PIN_E0,PIN_E1,PIN_E2,PIN_E3,PIN_E4,PIN_E5,PIN_E6,PIN_E7) 
#define ADC_C_START  PIN_E0 
#define ADC_C_RESET  PIN_E1 
#define DAC_CS   PIN_E2 
#define DAC_LOADDACS PIN_E3 
#define DAC_LOADREG  PIN_E4 
#define DAC_RESET  PIN_E5 
#define EN_33_WPT  PIN_E6 




#define ADC_C_CS  PIN_G0 
#define ADC_C_DRDY  PIN_G1 
#define EN_5_GFET  PIN_G2 
#define EN_5_TEMP  PIN_G3 
#define OPAM_A1   PIN_G4 
 
#use FIXED_IO(F_outputs=PIN_F2,PIN_F3,PIN_F5,PIN_F6,PIN_F7) 
#define ADC_T_START  PIN_F2 
#define ADC_T_CS PIN_F3 
#define PIN_IN   PIN_F4 
#define PIN_OUT   PIN_F5 
#define OPAM_A0   PIN_F6 
#define EN_5_DAC  PIN_F7 
 
dac.h 
/* CubeCAT ************************************************************** 
* File: dac.h            
    * 
* Descr.: Cabezera principal del sistema payload.      * 
* Author: Alberto Saez Hernandez          
 * 
* Date: 2013-jul-03            
  * 
* Vers.: 0.1            
    * 
*             
      * 
* This file is part of the CubeCAT v1.0 project. "CubeCAT" is a project * 
* developed at the Technical University of Catalonia – BarcelonaTech  * 
* (Universitat Politècnica de Catalunya, UPC).        * 
************************************************************************* 
* Changelog:            
    * 
* - v0.1 Saez A. Creation.           





/*** GLOBAL CONSTANTS ***************************************************/ 
// Your #defines here. 
 
#define DAC_A   0x00 //Vds 
#define DAC_B   0x40 //Vgs 
#define DAC_C   0x80 //Vbulk 
#define DAC_D   0xC0 //VCO 
 
adc.h 
/* CubeCAT ************************************************************** 
* File: adc.h           
    * 
* Descr.: Cabezera del adc.           
  * 
* Author: Alberto Saez Hernandez          
 * 
* Date: 2013-jul-03            
  * 
* Vers.: 0.1            
    * 
*             
      * 
* This file is part of the CubeCAT v1.0 project. "CubeCAT" is a project * 
* developed at the Technical University of Catalonia – BarcelonaTech  * 
* (Universitat Politècnica de Catalunya, UPC).        * 
************************************************************************* 
* Changelog:            
    * 
* - v0.1 Saez A. Creation.           




/*** GLOBAL CONSTANTS ***************************************************/ 
// Your #defines here. 
 
//System control 
#define WAKEUP 0x00 
#define SLEEP 0x02 
  89
#define SYNC_1 0x04 
#define SYNC_2 0x05 
#define RESET 0x06 
#define NOP  0xFF  
 
//Data Read 
#define RDATA 0x12 
#define RDATAC 0x14 
#define SDATAC 0x16 
 
//Read Register 
#define RREG_1 0b0010 
#define RREG_2 0b0000 
 
//Write Register 
#define WREG_1 0b0100 
#define WREG_2 0b0000 
 
//Calibration 
#define SYSOCAL 0x60 
#define SYSGCAL 0x61 
#define SELFFOCAL 0x62 
 
complet.h 
/* CubeCAT ************************************************************** 
* File: Complet.h            
   * 
* Descr.: Cabezera principal del sistema payload.      * 
* Author: Alberto Saez Hernandez          
 * 
* Date: 2013-jul-03            
  * 
* Vers.: 0.1            
    * 
*             
      * 
* This file is part of the CubeCAT v1.0 project. "CubeCAT" is a project * 
* developed at the Technical University of Catalonia – BarcelonaTech  * 
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* (Universitat Politècnica de Catalunya, UPC).        * 
************************************************************************* 
* Changelog:            
    * 
* - v0.1 Saez A. Creation.           




/*** GLOBAL CONSTANTS ***************************************************/ 




#FUSES NOWDT                  //No Watch Dog Timer 
#FUSES INTRC_IO               //Internal RC Osc, no CLKOUT 
#FUSES WDT_SW                 //No Watch Dog Timer, enabled in Software 
#FUSES NOBROWNOUT             //No brownout reset 




#define ADRESL 0x09B 
#define ADRESH 0x09C 
#define ADCON1 0x09E 
#define ADCON0 0x09D 
 
coms.h 
/* CubeCAT ************************************************************** 
* File: Complet.h            
   * 
* Descr.: Cabezera principal del sistema payload.      * 
* Author: Alberto Saez Hernandez          
 * 
* Date: 2013-jul-03            
  * 
* Vers.: 0.1            
    * 
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*             
      * 
* This file is part of the CubeCAT v1.0 project. "CubeCAT" is a project * 
* developed at the Technical University of Catalonia – BarcelonaTech  * 
* (Universitat Politècnica de Catalunya, UPC).        * 
************************************************************************* 
* Changelog:            
    * 
* - v0.1 Saez A. Creation.           




/*** GLOBAL CONSTANTS ***************************************************/ 
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